UVM-testipenkin toteuttaminen IP-lohkotasolla

Abstract

Opinnäytetyön tavoitteena oli tuottaa yritykselle testipenkki erään IP-lohkon laitteistokuvauksen verifioimiseksi käyttämällä UVM:ää (Universal Verification Methodology). Työtä lähdettiin ensisijaisesti tekemään, koska aihe mahdollisti perehtymisen UVM:ään sekä testipenkkien toteuttamiseen. Lisäksi yrityksestä löytyi IPlohko, jolla oli tarvetta testipenkille. UVM-testipenkki toteutettiin alusta saakka itsenäisesti, mikä vaati paljon tutkimustyötä UVM:n kantaluokkakirjaston metodeista ja käytöstä. Opinnäytetyön tarkoituksena oli käydä läpi UVM-testipenkin toteuttamiseen liittyvää teoriaa ja esittää sen toteutusprosessia. Työhön liittyi luottamuksellisen sisällön käsittelemistä, joka on joko jätetty opinnäytetyön julkisesta versiosta kokonaan pois tai abstrahoitu tunnistamattomaksi.

Testipenkkiä ei saatu toteutettua kokonaan, mutta opitun perusteella osataan viedä sen toteuttaminen loppuun saakka. Testipenkin toteutuksesta kuvataan kuitenkin kaikki sisältö, joka ei sisällä luottamuksellista tietoa, ja lukijalle pitäisi opinnäytetyön perusteella syntyä mielikuva testipenkkien toteuttamisen prosessista. Työn aikana opittiin, mikä tekee UVM:n käytöstä haastavaa ja sen pohjalta osataan neuvoa tai ohjata tarvittaessa myös muita työntekijöitä helpommin aiheen pariin.

Johtopäätöksenä, voidaan todeta, että UVM:n oppimisen tekee haastavaksi kantaluokkakirjaston käyttäminen metodologisesti. Opitun pohjalta huomattiin, että testipenkkejä voisi olla mahdollista generoida automaattisesti tiettyyn pisteeseen saakka. Haasteena testipenkkien automatisoinnissa on tiettyjen luokkien ainutlaatuisuus ja toimenpiteet, joita ei voida toistaa testipenkistä toiseen.

The objective of this thesis was to produce a testbench to verify a certain IP block’s hardware description using the Universal Verification Methodology (UVM). The work was primarily developed to learn the UVM and the implementation of testbenches, and the commissioner of this thesis had an IP block that required a testbench. The testbench was carried out independently from the beginning, necessitating extensive research on the methods and use of the UVM base class library. The purpose of this thesis was to provide the theory needed to implement a UVM testbench and the process behind it. The work involved confidential content that was either left out altogether or abstracted to be unrecognizable.

The testbench was not completed, but based on the knowledge gained from this work, the remaining implementation can be carried out. However, all content that does not contain confidential information about the testbench is described in this thesis, and the reader should get sufficient information of the process of implementing testbenches with UVM. The work on this thesis revealed challenges associated with the use of UVM and other employees can be advised or guided on the topic more efficiently based on this experience if necessary. In conclusion, using the UVM base class library in a methodological way is what makes learning UVM so difficult.

Based on what was learned, there might be a way to automatically generate testbenches up to a certain degree. The challenge in automating testbench implementations would be the uniqueness of certain classes and steps that cannot be replicated from one testbench to another.