Degradation of integrated circuits due to scaling in FPGAs

Abstract

Decreased size and improved performance in integrated circuits have brought up a number of problems that are directly related to the decreasing life cycle and reliability of modern microchips. These negative effects can be studied with a Field Programmable Gate Array (FPGA) by measuring the internal delays of known programmable logic elements on the die.

This thesis consists of the introduction to the problem through some of the main components of Integrated Circuit (IC) degradation due to scaling, a presentation of FPGA and its capabilities concerning this subject and an analysis of different possibilities to identify the problem by an onchip FPGA testing design.

As a result, an easy-to-understand but thorough document was created, which gives a strong basic understanding of the different factors of IC scaling from the point of view of a FPGA designer. The purpose of this thesis is to give information that will help to resolve the basic misunderstandings of the technology and to enable a person to understand the subject without extensive digital hardware design knowledge. The results illustrate the inner workings of a fast microchip design and how the failures in operation are caused.

Mikropiirien valmistusteknologioiden kehityssuunta aina vain pienempiin komponenttikokoihin ja parantuneeseen suorituskykyyn on johtanut mikropiirien elinkaarien lyhentymiseen. Tätä ilmiötä on oivallista tutkia Field Programmable Gate Array (FPGA) -piirillä sen nykyaikaistuneiden kellogeneraatio-ominaisuuksien vuoksi. Mittaamalla tunnettujen logiikkaelementtien viiveitä sirun eri kohdissa voidaan määrittää sirun rappeutumisen taso sekä sen herkimmät kohdat.

Työssä selvitetään suurimmat rappeutumiseen vaikuttavat tekijät, jotka ovat suoraa seurausta pienentyneestä komponentti- ja sirukoosta. FPGA-piirien käyttö ja soveltuvuus aiheeseen perustellaan, ja toimintaa havainnollistetaan. Erilaisten mittausteknologioiden ominaisuuksia tarkastellaan ja lopuksi verrataan.

Tuloksena luotiin useisiin alan tutkimuksiin perustuva, perus- ja korkeatasoisen tiedon yhdistävä ja tiivistävä paketti. Työssä myös perusteltiin nykyaikaisille FPGA-piireille sopiva ja tehokas mittausteknologia, ja syyt miksi perinteinen teknologia ei ole välttämättä käyttökelpoista. Tulos auttaa havainnoillistamaan nopeiden mikropiirien toimintaa ja miten virheet niissä syntyvät.